図2.2 はDRAMの1ビットに相当する記憶セルの基本的な回路です。キャパシタ(コンデンサ)と電界効果トランジスタField Effect Transistor, FET)の一種である絶縁ゲート型FET(Metal oxide semiconductor FET, MOSFET)で構成されます。 この基本回路は記憶セルとよばれ、1ビット情報の記録と再生を行うことができます。
記録はキャパシタの電荷を与奪する事によって1または0の情報をを記録します。そして、再生はキャパシタの電荷の有無を検知することで再生します。 以下にMOSFET(FET)や記録および再生の原理の詳細と各構成部品を説明します。

図2.2 記憶セルの基本回路